خدمات ما: ترجمه تخصصی وتضمینی رشته های مهندسی کامپیوتر،برق، ای تی، مدیریت و سایر رشته های فنی مهندسی مشاوره در زمینه نگارش سمینار، پروپوزال و انتخاب موضوع پایان نامه تهیه و تدوین رزومه های تخصصی و حرفه ایی به زبانهای فارسی و انگلیسی تهیه و تدوین پاور پوینت دفاع از پایان نامه ویراستاری و تنظیم متن پایان نامه و سایر اسناد دیگر پیاده سازی روش پیشنهادی و شبیه سازی 09215847894

طراحی مدارات مبتنی بر ترانزیستور اثر میدانی نانو تیوب کربنی برای پیاده سازی کلیه توابع سه گانه 39 بدون عملیات های ریاضیاتی

طراحی مدارات مبتنی بر ترانزیستور اثر میدانی نانو تیوب کربنی برای پیاده سازی کلیه توابع سه گانه 39 بدون عملیات های ریاضیاتی

چکیده :

در این مقاله ، ما یک طراحی جدید عمومی از منطق سه ارزشی (TVL ) را با سرعت بالا ، توان مصرفی کم و خروجی کامل با استفاده از FET های نانو تیوب کربنی را انجام داده ایم . کلیه توابع TVL را می توان در این طراحی پیاده سازی کرد . منطق ارزش سه گانه به علت کاهش دادن اتصالات موجود در مدارات مجتمع و ناحیه تراشه ، جایگزین مناسبی برای منطق باینری محسوب می شود . بنابراین یک طراحی عمومی از TVL ، مسیر خوبی برای اینده طراحی FPGA با استفاده از CNTFET است . در این مقاله ما طراحی عمومی و جدیدی را از منطق سه گانه مبتنی بر CNTFET ها ارائه داده ایم و آن را با طراحی های TVL جهانی مبتنی بر CNTFET مقاومت – خازنی مقایسه کرده ایم . در این پژوهش برای بررسی و ارزیابی توان مصرفی و تاخیر سلول های عمومی مبتنی بر CNTFET شبیه سازی های وسیعی با HSPICE را انجام داده ایم و شبیه سازی را با منابع مختلف تغذیه ، قطر های مختلف CNT و درجه حرارت اتاق انجام داه ایم . نتایج شبیه سازی نشان می دهد که طراحی TVL عمومی پیشنهاد شده در مقایسه با پیاده سازی های TVL عمومی مبتنی بر CNTFET مقاومت بار ، توان مصرفی و تاخیر کمتریی را به وجود می آورند .


اشتراک بگذارید:


پرداخت اینترنتی - دانلود سریع - اطمینان از خرید

پرداخت هزینه و دریافت فایل

مبلغ قابل پرداخت 10,800 تومان
(شامل 10% تخفیف)
مبلغ بدون تخفیف: 12,000 تومان
کدتخفیف:

درصورتیکه برای خرید اینترنتی نیاز به راهنمایی دارید اینجا کلیک کنید


فایل هایی که پس از پرداخت می توانید دانلود کنید

نام فایلحجم فایل
file2_1774014_1011.zip2.4 MB





استراتژیهای سویچ ولتاژ کاسکود تفاضلی (DCVS ) برای تکنولوژی CNTFET برای منطق سه گانه

استراتژیهای سویچ ولتاژ کاسکود تفاضلی (DCVS ) برای تکنولوژی CNTFET برای منطق سه گانه چکیده : DCVS یک الگوی منطقی مشهور است که مدارات قابل اعتماد و قدرتمندی را می سازد. در این مقاله دو استراتژی اصلی برای فرم دهی قطعات منطقی اصلی سه گانه استاندارد مبتنی بر DCVS استاندارد در الکترونیک دیجیتال بررسی می شود . یکی از این استراتژیها منجر به ترانزیستور های کمتر و دیگری منجر به حاشیه نویز بالا می شود . طراحی های جدید با استفاده از CNTFET 32 نانو متری در شرایط مختلفی نظیر منابع تغذیه مختل ...

توضیحات بیشتر - دانلود 15,000 تومان

سلول های تمام جمع کننده سه گانه مبتنی بر CNTFET بهینه برای نانو الکترونیک ها

سلول های تمام جمع کننده سه گانه مبتنی بر CNTFET بهینه برای نانو الکترونیک ها چکیده : این مقاله به تشریح دو سلول تام جمع کننده سه گانه بهینه برای نانو الکترونیک ها می پردازد . این تمام جمع کننده های سه گانه مبتنی بر CNTFET ها براساس مشخصات منحصر بفرد دستگاهای CNTFET نظیر قابلیت تنظیم ولتاژ های آستانه دلخواه از طریق به کارگیری قطر های مناسب برای نانو تیوب ها و همچنین تحرک حامل های مشابه برای دستگاههای نوع N و P طراحی شده اند . چنین ویژگی ها و مشخصاتی ، CNTFET ها را به مواد ...

توضیحات بیشتر - دانلود 10,000 تومان

سلول تمام جمع کننده سه گانه مبتنی بر CNTFET های کم مصرف برای نانو الکترونیک ها

سلول تمام جمع کننده سه گانه مبتنی بر CNTFET های کم مصرف برای نانو الکترونیک ها چکیده : در یک مدار VLSI ، حدود 70 درصد از فضای تراشه توسط اتصالات مصرف می شود . چنین حجم مصرفی وسیعی منجر به محدودیتهای فراوانی در ساخت و به کار گیری در پیاده سازی مدارات باینری می شود . منطق ارزش چندگانه یکی از مناسب ترین روش ها برای بهبود قابلیت ارزش و انتقال داده ها در سیستم های باینری است . امروزه استفاده از دستگاههایی که انرژی مصرفی پایین تری را می طلبند افزایش یافته است و به صورت قابل توجهی ...

توضیحات بیشتر - دانلود 15,000 تومان 13,500 تومان 10% تخفیف

پیاده سازی گیت های منطق سه گانه با استفاده از CNTFET ها

پیاده سازی گیت های منطق سه گانه با استفاده از CNTFET ها چکیده : جایگزینی برای منطق دودویی ، تکنیک طراحی منطق سه گانه است که از طریق بهینه سازی انرژی و ساده سازی می تواند به آسانی به تکامل برسد . طراحی مبتنی بر منطق سه گانه سربارهای مداری نظیر اتصالات و ناحیه تراشه را کاهش می دهد همچنین CNTFET مبتنی بر طراحی سه گانه می تواند کارایی را افزایش دهد و انرژی مصرفی را به حداقل برساند . در این کار ، عنصر ترتیبی با استفاده از طراحی منطق سه گانه و مبتنی بر CNTF ...

توضیحات بیشتر - دانلود 20,000 تومان